

一、实验目的和要求

实验目的：

- 1、掌握中规模时序逻辑电路的一般设计过程；
- 2、掌握中规模时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；
- 3、掌握中规模时序逻辑电路的基本调试方法，熟练使用示波器观察波形图。

实验要求：

序列发生器

分别用 MSI 计数器和移位寄存器设计一个具有自启动功能的 101001 序列信号发生器

- (1) 写出设计过程，画出电路逻辑图
- (2) 搭接电路，并用单脉冲静态验证实验结果
- (3) 加入 TTL 连续脉冲，用示波器观察并记录时钟脉冲 CLK、序列输出端的波形。

二、实验原理

实验设计方案

时序逻辑电路设计

1、MSI 计数器

六个输出对应六个状态，编码为 000、001...101 ($Q_2Q_1Q_0$)。使用 74HC161，自增计数器到达 101 后通过 $\overline{LD}$ 进行同步清零，下一个 CP 清零变为 000，完成一次循环。加法计数器显然可以自启动。 $\overline{LD}$ 反馈与输出 Y 的卡诺图分别如下：(ABCD 对应 $Q_3Q_2Q_1Q_0$)

CD AB	00	01	11	10
00	0 0	0 1	0 3	0 2
01	0 4	1 5	X 7	X 6
11	X 12	X 13	X 15	X 14
10	X 8	X 9	X 11	X 10

图表 1 LD 反馈函数卡诺图

CD AB	00	01	11	10
00	1 0	0 1	0 3	1 2
01	0 4	1 5	X 7	0 6
11	X 12	X 13	X 15	X 14
10	X 8	X 9	X 11	X 10

图表 2 输出 Y 卡诺图

得到最小项表达式：

$$\overline{LD} = \overline{Q_2 Q_0}$$

$$Y = Q_2 Q_0 + \overline{Q_2} \cdot \overline{Q_0} = \overline{\overline{Q_2 Q_0} \cdot \overline{\overline{Q_2} \cdot \overline{Q_0}}}$$

2、移位寄存器

使用 74HC194， Q_0 作为输出端，同时接受反馈函数，让 Q_0 输出 101001…。让移位寄存器输入 $S_1 S_0 = 01$ ，始终右移，状态转移真值表如下：（忽略 Q_3 ）

现态			次态			输出
Q0	Q1	Q2	Q2	Q1	Q0	Q0
1	1	0	0	1	1	1
0	1	1	1	0	1	0
1	0	1	0	1	0	1

0	1	0	0	0	1	0
0	0	1	1	0	0	0
1	0	0	1	1	0	1
0	0	0	1	0	0	0
1	1	1	0	1	1	1

图表 3 状态转移真值表

反馈函数 Q_0 卡诺图如下：


Q1Q2 \ Q0	00	01	11	10
0	X~1	1	1	0
1	1	0	X~0	0

图表 4 反馈函数卡诺图

得到最小表达式

$$Q_0 = Q_2 \overline{Q_0} + \overline{Q_2} \cdot \overline{Q_1} = \overline{\overline{Q_2} \overline{Q_0}} \cdot \overline{\overline{Q_2} \cdot \overline{Q_1}}$$

代入 000 和 111 可可能自启动。




图表 5 时序图

原理图


依据设计画出电路图。

1、MSI 计数器



图表 6 MSI 计数器原理图

2、移位寄存器



图表 7 移位寄存器原理图

测试方案

用单脉冲静态验证实验结果。加入 TTL 连续脉冲，用示波器观察观察并记录时钟脉冲 CP、序列输出端的波形。

三、实验仪器

硬件：数字电路实验板，示波器；

芯片：74HC161、74HC194、74HC00、74HC04


四、实验记录

步骤记录：


按照原理图在面包板上插装各芯片。分别连接示波器 CH1，CH2 至 CP 和输出 Y，以及两个输出 Y1 和 Y2，检验序列是否正确。

数据记录：


按照测试方案，记录波形如下：



图表 8 波形 1



图表 9 波形 2



图表 10 实物图

五、实验分析

本实验通过使用中规模集成电路（MSI）计数器 74HC161 和移位寄存器 74HC194 分别实现了 101001 序列信号发生器，并对其进行了静态与动态测试。

自启动能力分析：

74HC161 方案：采用 6 进制计数循环。当电路进入无效状态（如 0110~1111）时，由于计数器采用自然自增模式，在时钟脉冲作用下总会跳变到下一个状态，最终自动进入有效的 000~101 循环。卡诺图求得的反馈函数保证了在 101 状态时的同步清零，具有自启动能力。

74HC194 方案：状态转移基于移位原理。通过卡诺图化简得到反馈函数。经代入验证：无效状态 000 的次态为 100，111 的次态为 011，它们均能在有限个时钟周期内打入有效状态循环中，从而实现了自启动。

在示波器上观察波形时，通过对比双通道波形，验证了输出序列在一个完整周期（6 个 CP）内严格呈现为 101001 的特征。

六、实验小结

本实验顺利完成了序列发生器的设计与连接。掌握了时序逻辑电路的设计流程。深入理解了基于 MSI 芯片设计序列信号发生器的两种典型方法。相比于传统的触发器设计，利用 74HC161 和 74HC194 等中规模集成电路能极大简化连线，提高电路的可靠性。深刻理解了自启动的重要性。通过本实验卡诺图的约束设计，学到了如何在设计阶段就将无效状态强制重定向，确保系统具备自启动功能。提升了硬件调试与仪器使用技能。熟练掌握了示波器的双通道观测方法。